home *** CD-ROM | disk | FTP | other *** search
/ Trusted Irix /B 4.0.4 / Trusted-Irix B-4.0.1.iso / dist / eoe1.idb / usr / include / sys / gr2hw.h.z / gr2hw.h
C/C++ Source or Header  |  1992-04-03  |  15KB  |  525 lines
  1. #ifndef __SYS_GR2HW_H__
  2. #define __SYS_GR2HW_H__
  3.  
  4. #ident "$Revision: 1.36 $"
  5.  
  6. /*
  7.  *  HQ2 definition
  8.  */
  9.  
  10. struct hq2 {
  11.     volatile unsigned long attrjmp[16];    
  12.     volatile unsigned long version;    
  13.     volatile unsigned long numge;    
  14.     volatile unsigned long fin1;    
  15.     volatile unsigned long fin2;    
  16.     volatile unsigned long dmasync;    
  17.     volatile unsigned long fifo_full_timeout;    
  18.     volatile unsigned long fifo_empty_timeout;    
  19.     volatile unsigned long fifo_full;    
  20.     volatile unsigned long fifo_empty;    
  21.     volatile unsigned long ge7loaducode;    
  22.     volatile unsigned long gedma;    
  23.     volatile unsigned long hq_gepc;    
  24.     volatile unsigned long gepc; /*Used to load ge7 ucode*/    
  25.     volatile unsigned long intr;    
  26.     volatile unsigned long unstall;    
  27.     volatile unsigned long mystery;    
  28.     volatile unsigned long refresh; /* 0x6A080 */    
  29.     volatile unsigned char pad0[3964];    
  30.     volatile unsigned long fin3;    /* 0x6B000 */    
  31. };
  32.  
  33. /*
  34.  *  GE7 definition
  35.  */
  36.  
  37. struct ge7 {
  38.     volatile unsigned long int    ram0[256];
  39. };
  40.  
  41.  
  42. struct bdversion {
  43.     volatile unsigned char rd0;
  44.     unsigned char pad0[3];
  45.     volatile unsigned char rd1;
  46.     unsigned char pad1[3];
  47.     volatile unsigned char rd2;
  48.     unsigned char pad2[3];
  49.     volatile unsigned char rd3;
  50.         unsigned char pad3[19];
  51. };
  52.  
  53. struct clock {
  54.     volatile unsigned char write;
  55.         unsigned char pad0[31];
  56. };
  57.  
  58. /*
  59.  *  VC1 definition
  60.  */
  61.  
  62. struct vc1 {
  63.  
  64.     volatile unsigned short cmd0;     
  65.     unsigned char pad0[2];
  66.     volatile unsigned char xmapmode;    
  67.     unsigned char pad1[3];
  68.     volatile unsigned short sram;    
  69.     unsigned char pad2[2];
  70.     volatile unsigned char testreg;
  71.     unsigned char pad3[3];
  72.     volatile unsigned char addrlo;
  73.     unsigned char pad4[3];
  74.     volatile unsigned char addrhi;
  75.     unsigned char pad5[3];
  76.     volatile unsigned char sysctl;
  77.     unsigned char pad6[7];
  78. };
  79.  
  80.  
  81. /* 
  82.  *  BT479 definition 
  83.  */
  84.  
  85. struct bt479_dac {
  86.     volatile unsigned char wraddr;
  87.     unsigned char pad0[3];
  88.     volatile unsigned char paltram;
  89.     unsigned char pad1[3];
  90.     volatile unsigned char pixrdmsk;
  91.     unsigned char pad2[3];
  92.     volatile unsigned char rdaddr;
  93.     unsigned char pad3[3];
  94.     volatile unsigned char ovrlay_wraddr;
  95.     unsigned char pad4[3];
  96.     volatile unsigned char ovrlay;
  97.     unsigned char pad5[3];
  98.     volatile unsigned char ctl;
  99.     unsigned char pad6[3];
  100.     volatile unsigned char ovrlay_rdaddr;
  101.         unsigned char pad7[3];
  102. };
  103.  
  104.  
  105. /*
  106.  *  BT457 definition */
  107.  
  108. struct gr2_bt457_dac {
  109.     volatile unsigned char addr;
  110.     unsigned char pad0[0x3];
  111.     volatile unsigned char paltram;
  112.     unsigned char pad1[0x3];
  113.     volatile unsigned char cmd2;
  114.     unsigned char pad2[0x3];
  115.     volatile unsigned char ovrlay;
  116.         unsigned char pad3[19];
  117. };
  118.  
  119.  
  120.  
  121. /*
  122.  *  XMAP5 definition
  123.  */
  124. struct xmap5 {
  125.     volatile unsigned char misc;    /* Miscellaneous internal registers*/
  126.     unsigned char pad0[0x3];
  127.     volatile unsigned long mode;      /* Mode registers*/
  128.     volatile unsigned char clut;    /*Color Look Up Table */
  129.     unsigned char pad1[0x3];
  130.     volatile unsigned char crc;    /*CRC and revision #, Read only */
  131.     unsigned char pad2[0x3];
  132.     volatile unsigned char addrlo;
  133.     unsigned char pad3[0x3];
  134.     volatile unsigned char addrhi;
  135.     unsigned char pad4[0x3];
  136.     volatile unsigned char bytecnt;
  137.         unsigned char pad5[0x3];
  138.     volatile unsigned char fifostatus;
  139.         unsigned char pad6[0x3];
  140.     
  141. };
  142.  
  143. /*
  144.  *  GIO GR2 memory map
  145.  */
  146.  
  147. struct gr2_hw {    
  148.     volatile unsigned long int shram[32768];    /* shared data ram */
  149.                     /* shared data ram only 32768 words*/
  150.     unsigned char pad[131072];
  151.                         /* 0x1f000000 */
  152.     volatile unsigned long int fifo[32768];    /* fifo */
  153.                         /* 0x1f040000 */
  154.     volatile unsigned long int hqucode[8192];    /* hq2 ucode */
  155.                         /* 0x1f060000 */
  156.     struct ge7    ge[8];                /* ge7 RAM0*/
  157.                         /* 0x1f068000 */
  158.     struct hq2    hq;                /* hq2 internal registers */
  159.                         /* 0x1f06a000 */
  160.     unsigned char pad0[4092];
  161.  
  162.     struct bdversion bdvers;            /* board version */
  163.                         /* 0x1f06c000 */
  164.  
  165.     struct clock clock;                /* clock */
  166.                         /* 0x1f06c020 */
  167.  
  168.     struct vc1 vc1;                /* vc1 */
  169.                         /* 0x1f06c040 */
  170.  
  171.     struct bt479_dac rd479dac;             /* Read triple dac */
  172.                         /* 0x1f06c060 */
  173.     
  174.     struct bt479_dac wr479dac;             /* Write triple dac */
  175.                         /* 0x1f06c080 */
  176.  
  177.     struct gr2_bt457_dac reddac;            /* red 457 dac */
  178.                         /* 0x1f06c0a0 */
  179.  
  180.     struct gr2_bt457_dac grndac;            /* green 457 dac */
  181.                         /* 0x1f06c0c0 */
  182.  
  183.     struct gr2_bt457_dac bluedac;            /* blue 457 dac */
  184.                         /* 0x1f06c0e0 */
  185.  
  186.     struct xmap5 xmap[5];              /* xmap */ 
  187.                         /* 0x1f06c100 */
  188.     struct xmap5 xmapall;               /* xmap all */
  189.                         /* 0x1f06c1a0 */
  190.  
  191.     volatile unsigned long int video_ack[8];    /* video with ACK */
  192.                         /* 0x1f06c1c0 */
  193.     volatile long int video_noack[8];        /* video without ACK */
  194.                         /* 0x1f06c1e0 */
  195.     volatile long int re3_27bit[32];            /* 27-bit RE3 registers */
  196.                                                 /* 0x1f06c200 */
  197.  
  198.     volatile long int re3_24bit[96];            /* 24-bit RE3 registers */
  199.                                                 /* 0x1f06c280 */
  200.  
  201.     unsigned char pad9[512];                     /* 0x1f06c400 */
  202.  
  203.     volatile long int re3_32bit;                /* 32-bit RE3 register */
  204.                                                 /* 0x1f06c600 */
  205. };
  206.  
  207. #ifdef IP17
  208.  
  209. #include <sys/mp_gio.h>
  210.  
  211. struct expgrinchmap {
  212.     struct gr2_hw gr2;
  213.     unsigned char _pad0[0x6d000-sizeof(struct gr2_hw)];
  214.     struct {
  215.     struct {
  216.         struct {
  217.         volatile unsigned long regab[0x800/sizeof(unsigned long int)];
  218.         volatile unsigned long regcd[0x800/sizeof(unsigned long int)];
  219.         } set;
  220.         struct {
  221.         volatile unsigned long regab[0x800/sizeof(unsigned long int)];
  222.         volatile unsigned long regcd[0x800/sizeof(unsigned long int)];
  223.         } go;
  224.     } int3way;
  225.     } threeway;
  226.     struct mg1_regs mg1;
  227. };
  228. #endif /* IP17 */
  229.  
  230. /*
  231.  *  HQ2 constants
  232.  */
  233. #define HQ2_DMASYNC_INACTIVE    2
  234. #define HQ2_FINISH1    0x4
  235. #define HQ2_FINISH2    0x2
  236. #define HQ2_FINISH3    0x1
  237.  
  238. /*
  239.  *  GE7 constants
  240.  */
  241.  
  242. /*
  243.  *  VC1 constants
  244.  */
  245.  
  246. /* Host Command */
  247. #define GR2_VC1_CMD0    0x0
  248. #define GR2_VC1_VID_TIMING    0x0
  249. #define GR2_VC1_CURSOR_CTRL    0x0
  250. #define GR2_VC1_DID_CTRL    0x0
  251. #define GR2_VC1_XMAP_CTRL    0x0
  252. #define GR2_VC1_XMAP_MODE    0x1
  253. #define GR2_VC1_EXT_MEMORY    0x2
  254. #define GR2_VC1_TEST_REGS    0x3
  255. #define GR2_VC1_ADDR_LOW    0x4
  256. #define GR2_VC1_ADDR_HIGH    0x5
  257. #define GR2_VC1_SYS_CTRL    0x6
  258.  
  259. #define GR2_VC1_INTERRUPT    0x1  /* active low */
  260. #define GR2_VC1_VTG            0x2  /* active low */
  261. #define GR2_VC1_VC1            0x4  /* active high */
  262. #define GR2_VC1_DID        0x8  /* active high */
  263. #define GR2_VC1_CURSOR        0x10    /* active high */
  264. #define GR2_VC1_CURSOR_DISPLAY    0x20    /* active high */
  265. #define GR2_VC1_GENSYNC        0x40    /* active high */
  266. #define GR2_VC1_VIDEO        0x80    /* active high */
  267.  
  268. /* Video Timing Generator */
  269. #define GR2_VID_EP        0x00
  270. #define GR2_VID_LC        0x02
  271. #define GR2_VID_SC        0x04
  272. #define GR2_VID_TSA        0x06
  273. #define GR2_VID_TSB        0x07
  274. #define GR2_VID_TSC        0x08
  275. #define GR2_VID_LP        0x09
  276. #define GR2_VID_LS_EP    0x0b
  277. #define GR2_VID_LR        0x0d
  278. #define GR2_VID_FC        0x10
  279. #define GR2_VID_ENAB    0x14
  280.  
  281. /* Cursor Generator */
  282. #define GR2_CUR_EP        0x20
  283. #define GR2_CUR_XL        0x22
  284. #define GR2_CUR_YL        0x24
  285. #define GR2_CUR_MODE       0x26
  286. #define GR2_CUR_BX        0x27
  287. #define GR2_CUR_LY        0x28
  288. #define GR2_CUR_YC        0x2a
  289. #define GR2_CUR_CC        0x2e
  290. #define GR2_CUR_RC        0x30
  291.  
  292. /* Display ID Generation */
  293. #define GR2_DID_EP        0x40
  294. #define GR2_DID_END_EP    0x42
  295. #define GR2_DID_HOR_DIV    0x44
  296. #define GR2_DID_HOR_MOD    0x45
  297. #define GR2_DID_LP        0x46
  298. #define GR2_DID_LS_EP    0x48
  299. #define GR2_DID_WC        0x4a
  300. #define GR2_DID_RC        0x4c
  301.  
  302. /* Control Register */
  303. #define GR2_BLKOUT_EVEN    0x60
  304. #define GR2_BLKOUT_ODD    0x61
  305. #define GR2_AUXVIDEO_MAP    0x62
  306.  
  307. #define GR2_CURS_XOFF_1280    250    /* Horizontal Backporch - H60*/
  308. #define GR2_CURS_XOFF_HZ72    240    /* Horizontal Backporch - H720*/
  309. #define GR2_CURS_YOFF_1280    35    /* Vertical Backporch     - H60*/
  310. #define GR2_CURS_XOFF_NTSC    60    /* Horizontal Backporch    - NTSC */
  311. #define GR2_CURS_YOFF_NTSC    14    /* Vertical Backporch    - NTSC*/
  312. #define GR2_CURS_XOFF_PAL    90    /* Horizontal Backporch    - PAL*/
  313. #define GR2_CURS_YOFF_PAL    20    /* Vertical Backporch    - PAL*/
  314.  
  315. /* Mode Register */
  316.  
  317. /* Even XMAP */
  318. #define GR2_MODE_REG_0_E    0x00
  319. #define GR2_MODE_REG_1_E    0x02
  320. #define GR2_MODE_REG_2_E    0x04
  321. #define GR2_MODE_REG_3_E    0x06
  322. #define GR2_MODE_REG_4_E    0x08
  323. #define GR2_MODE_REG_5_E    0x0a
  324. #define GR2_MODE_REG_6_E    0x0c
  325. #define GR2_MODE_REG_7_E    0x0e
  326. #define GR2_MODE_REG_8_E    0x10
  327. #define GR2_MODE_REG_9_E    0x12
  328. #define GR2_MODE_REG_A_E    0x14
  329. #define GR2_MODE_REG_B_E    0x16
  330. #define GR2_MODE_REG_C_E    0x18
  331. #define GR2_MODE_REG_D_E    0x1a
  332. #define GR2_MODE_REG_E_E    0x1c
  333. #define GR2_MODE_REG_F_E    0x1e
  334. #define GR2_MODE_REG_10_E   0x20
  335. #define GR2_MODE_REG_11_E   0x22
  336. #define GR2_MODE_REG_12_E   0x24
  337. #define GR2_MODE_REG_13_E   0x26
  338. #define GR2_MODE_REG_14_E   0x28
  339. #define GR2_MODE_REG_15_E   0x2a
  340. #define GR2_MODE_REG_16_E   0x2c
  341. #define GR2_MODE_REG_17_E   0x2e
  342. #define GR2_MODE_REG_18_E   0x30
  343. #define GR2_MODE_REG_19_E   0x32
  344. #define GR2_MODE_REG_1A_E   0x34
  345. #define GR2_MODE_REG_1B_E   0x36
  346. #define GR2_MODE_REG_1C_E   0x38
  347. #define GR2_MODE_REG_1D_E   0x3a
  348. #define GR2_MODE_REG_1E_E   0x3c
  349. #define GR2_MODE_REG_1F_E   0x3e
  350.  
  351. /* Odd XMAP */
  352. #define GR2_MODE_REG_0_O    0x40
  353. #define GR2_MODE_REG_1_O    0x42
  354. #define GR2_MODE_REG_2_O    0x44
  355. #define GR2_MODE_REG_3_O    0x46
  356. #define GR2_MODE_REG_4_O    0x48
  357. #define GR2_MODE_REG_5_O    0x4a
  358. #define GR2_MODE_REG_6_O    0x4c
  359. #define GR2_MODE_REG_7_O    0x4e
  360. #define GR2_MODE_REG_8_O    0x50
  361. #define GR2_MODE_REG_9_O    0x52
  362. #define GR2_MODE_REG_A_O    0x54
  363. #define GR2_MODE_REG_B_O    0x56
  364. #define GR2_MODE_REG_C_O    0x58
  365. #define GR2_MODE_REG_D_O    0x5a
  366. #define GR2_MODE_REG_E_O    0x5c
  367. #define GR2_MODE_REG_F_O    0x5e
  368. #define GR2_MODE_REG_10_O   0x60
  369. #define GR2_MODE_REG_11_O   0x62
  370. #define GR2_MODE_REG_12_O   0x64
  371. #define GR2_MODE_REG_13_O   0x66
  372. #define GR2_MODE_REG_14_O   0x68
  373. #define GR2_MODE_REG_15_O   0x6a
  374. #define GR2_MODE_REG_16_O   0x6c
  375. #define GR2_MODE_REG_17_O   0x6e
  376. #define GR2_MODE_REG_18_O   0x70
  377. #define GR2_MODE_REG_19_O   0x72
  378. #define GR2_MODE_REG_1A_O   0x74
  379. #define GR2_MODE_REG_1B_O   0x76
  380. #define GR2_MODE_REG_1C_O   0x78
  381. #define GR2_MODE_REG_1D_O   0x7a
  382. #define GR2_MODE_REG_1E_O   0x7c
  383. #define GR2_MODE_REG_1F_O   0x7e
  384. /* Test Registers */
  385. #define GR2_CRC_SYNDROME    0x00
  386. #define GR2_CRC_CONTROL    0x03
  387. #define GR2_CHIP_REVISION    0x04
  388. #define GR2_TEMP_EVEN    0x80
  389.  
  390. /* 
  391.  *  BT479 constants
  392.  */
  393. #define GR2_BT_WRITE_ADDR              0
  394. #define GR2_BT_PALETTE_RAM479          1
  395. #define GR2_BT_PIXEL_READ_MASK         2
  396. #define GR2_BT_READ_ADDR               3
  397. #define GR2_BT_OVERLAY_WRITE_ADDR      4
  398. #define GR2_BT_OVERLAY479              5
  399. #define GR2_BT_CONTROL                 6
  400. #define GR2_BT_OVERLAY_READ_ADDR       7
  401.  
  402. /*
  403.  *  BT457 constants
  404.  */
  405. #define GR2_BT_ADDR         0
  406. #define GR2_BT_PALETTE_RAM    1    
  407. #define GR2_BT_CMD2        2    
  408. #define GR2_BT_OVERLAY     3    
  409. #define GR2_DAC_READMASK    0x4        /* offset of read mask */
  410. #define GR2_DAC_BLINKMASK    0x5        /* offset of blink mask */
  411. #define GR2_DAC_CMD        0x6        /* offset of command register */
  412. #define GR2_DAC_TEST    0x7        /* offset of test register */
  413. #define GR2_DAC_NGAMMAENT    256        /* Number gamma ramp entries */
  414. #define GR2_DAC_NOVLMAPENT    4        /* Number overlay map entries */
  415.  
  416. /* DAC command register bit settings: */
  417. #define GR2_DAC_5TO1MUX    0x80        /* use 5:1 multiplexing */
  418. #define GR2_DAC_RAMENBL    0x40        /* Use RAM if over bits are 0 */
  419. #define GR2_DAC_BLINK0    0x00        /* blink rate 0: 1.024(75/25) */
  420. #define GR2_DAC_BLINK1    0x10        /* blink rate 1: 0.512(50/50) */
  421. #define GR2_DAC_BLINK2    0x20        /* blink rate 2: 1.024(50/50) */
  422. #define GR2_DAC_BLINK3    0x30        /* blink rate 3: 2.048(50/50) */
  423. #define GR2_DAC_OL1BENBL    0x08        /* OL1 Blink Enable */
  424. #define GR2_DAC_OL0BENBL    0x04        /* OL0 Blink Enable */
  425. #define GR2_DAC_OL1ENBL    0x02        /* OL1 Enable */
  426. #define GR2_DAC_OL0ENBL    0x01        /* OL0 Enable */
  427.  
  428.  
  429. /*
  430.  *  XMAP5 constants
  431.  */
  432. #define    GR2_XMAP_MISC    0
  433. #define    GR2_XMAP_MODE    1    
  434. #define    GR2_XMAP_CLUT    2    
  435. #define    GR2_XMAP_CRC    3    
  436. #define    GR2_XMAP_ADDRLO    4    
  437. #define    GR2_XMAP_ADDRHI    5    
  438. #define    GR2_XMAP_BYTECNT    6    
  439. #define    GR2_XMAP_FIFOSTATUS    7    
  440.  
  441. #define GR2_XMAP0   0
  442. #define GR2_XMAP1   1
  443. #define GR2_XMAP2   2
  444. #define GR2_XMAP3   3
  445. #define GR2_XMAP4   4
  446. #define GR2_XMAPALL  10    /* !=5  to avoid possible incorrect numbering of xmaps*/ 
  447. #define GR2_XMAP_NCOLMAPENT         8192  /* Number col map entries */
  448. #define GR2_XMAP_NCOLMAP_VR         256     /* Number col map entries loaded during
  449.                        one vertical retrace period */
  450. #define    GR2_XMAP_NMODEREGS        32    /* Number of entries in mode register
  451.                         table            */
  452. #define GR2_XMAP_NAUXMAPENT        16 /* Number of auxiliary pixel planes*/    
  453. #define GR2_XMAP_NMULTIMAP        16    /* Number multimaps*/    
  454.  
  455. /*
  456.  * XMAP mode register bit flags
  457.  */
  458. #define    GR2_XMAP_POUMM_MASK        0x80        /* byte 0 */
  459. #define    GR2_XMAP_POUMD_MASK        0x60
  460. #define    GR2_XMAP_POUPG_MASK        0x1f
  461.  
  462. #define    GR2_XMAP_POUPX_MASK        0x8000        /* byte 1 */
  463. #define    GR2_XMAP_POUOV_MASK        0x4000
  464. #define    GR2_XMAP_AUXPG_MASK        0x3E00
  465. #define GR2_XMAP_ULENB_MASK        0x0100
  466.  
  467. #define    GR2_XMAP_OVENB_MASK        0xf00000    /* byte 2 */
  468. #define GR2_XMAP_VIDEO_MASK        0x0C0000
  469. #define    GR2_XMAP_PDMD_MASK        0x030000
  470.  
  471. #define    GR2_XMAP_PIXPG_MASK        0xf8000000    /* byte 3 */
  472. #define GR2_XMAP_PIXPG_SHIFT        27
  473. #define    GR2_XMAP_PIXMD_MASK        0x07000000
  474.  
  475. #define    GR2_XMAP_PIXBNK_MASK    0x01000000
  476. #define    GR2_XMAP_POUBNK_MASK    0x8000
  477. #define    GR2_XMAP_AUXBNK_MASK    0x300000
  478.  
  479. /*
  480.  * XMAP mode register field value defines.
  481.  */
  482. #define GR2_XMAP_POUMM_ON        0x80
  483. #define    GR2_XMAP_POUMD_8BIT        0x20
  484. #define    GR2_XMAP_POUMD_4BIT0    0x40
  485. #define    GR2_XMAP_POUMD_4BIT1    0x60
  486.  
  487. #define GR2_XMAP_POUPX_8        0x00
  488. #define GR2_XMAP_POUPX_16        0x8000
  489. #define    GR2_XMAP_POUOV_ON        0x4000
  490. #define    GR2_XMAP_POUUL_ON        0x0000
  491. #define    GR2_XMAP_ULENB_ON        0x0100
  492.  
  493. #define    GR2_XMAP_OVENB_BIT0        0x100000
  494. #define    GR2_XMAP_OVENB_BIT1        0x200000
  495. #define    GR2_XMAP_OVENB_BIT2        0x400000
  496. #define    GR2_XMAP_OVENB_BIT3        0x800000
  497. #define GR2_XMAP_VIDEO_OVL        0x040000
  498. #define    GR2_XMAP_VIDEO_UNL        0x080000
  499. #define    GR2_XMAP_VIDEO_RPL        0x0C0000
  500.  
  501. #define    GR2_XMAP_PDMD_CI        0x000000
  502. #define    GR2_XMAP_PDMD_RGB        0x010000
  503. #define    GR2_XMAP_PDMD_MM        0x020000
  504. #define    GR2_XMAP_PDMD_BLK        0x030000
  505.  
  506. #define    GR2_XMAP_PIXMD_4BIT0    0x00000000
  507. #define    GR2_XMAP_PIXMD_4BIT1    0x01000000
  508. #define    GR2_XMAP_PIXMD_8BIT0    0x02000000
  509. #define    GR2_XMAP_PIXMD_8BIT1    0x03000000
  510. #define    GR2_XMAP_PIXMD_12BIT0    0x04000000
  511. #define    GR2_XMAP_PIXMD_12BIT1    0x05000000
  512. #define    GR2_XMAP_PIXMD_16BIT    0x06000000
  513. #define    GR2_XMAP_PIXMD_24BIT    0x07000000
  514.  
  515. #define    GR2_XMAP_PIX_BNK0        0x00000000
  516. #define    GR2_XMAP_PIX_BNK1        0x01000000
  517.  
  518. #define GR2_XMAP_POU_BNK0        0x0000
  519. #define GR2_XMAP_POU_BNK1        0x8000
  520.  
  521. #define GR2_XMAP_AUX_BNK0        0x100000
  522. #define GR2_XMAP_AUX_BNK1        0x200000
  523.  
  524. #endif /* __SYS_GR2HW_H__ */
  525.